研究队伍
 
 
 
 
 
 
 
现在位置:首页 > 研究队伍 > 专家人才
 

姓 名:
张锋
性    别:
职 务:
职    称:
学 历:
通讯地址:
电 话:
010-82995569
邮政编码:
100029
传 真:
电子邮件:
Zhangfeng_ime@ime.ac.cn

所属部门:
专用集成电路与系统研究室(二室)
简历:
教育背景
张锋,2000年进入中国科学院微电子研究所攻读博士研究生,2005年获得工学博士,2005年至2010年6月工作于中国科学院计算技术研究所,任高级工程师。现任中国科学院微电子研究所副研究员
工作简历
2000年-2005年 中科院微电子所 硕博
2006年-2010年 中科院计算技术研究所  高级工程师
2010年-2011年  中科院微电子所  副研究员
研究方向:
高速低功耗存储器的设计;高速低功耗接口电路的设计
学科类别:
社会任职:
获奖及荣誉:
代表论著:
[1]张锋,周玉梅。一种用于SRAM快速仿真的模型。半导体学报,2005 Vol.26 No.6 P.1264-1268
[2]张锋,周玉梅。基于全定制IP设计的漏电流功耗仿真计算方法。半导体学报,2004 Vol.25 No.9 P.1169-1174
[3]张锋,周玉梅。一种新的基于SRAM的快速综合技术。固体电子学研究与进展,2006 Vol.26 No.2 P.255-259
[4]zhang feng, et al. A Low Latency Transceiver Macro With Robust Design Technique For Processor Interface.2009 IEEE Asian Solid state circuit conference.
[5]zhang feng, et al. A 0.18um Transmitter and receiver with high speed and low power. 半导体学报 2008
[6]zhang feng, et al .An effective Approach for Subthreshold and Gate Leakage Power Estimation of SRAM.International Symposium on Integrated Circuits 2007.
[7]zhang feng, et al.A  High Speed CMOS Transmitter And Rail-to-Rail Receiver. 4th IEEE International Symposium on Electronic Design,Test&Application  2008.
[8]Yi.Yang, zhang feng et al. A Clock System for High Speed and Low Power Parallel Link. IEEE International Symposium on Integrated Circuits 2007. P.390-393.
[9]Jun Wang,zhang feng et al. Energy-Efficient Input Buffer Design Using Data Transition Oriented Model. IEEE International Symposium on Integrated Circuits 2007 .P.220-223
[10]Gao zhuo, zhang feng et al.A 10Gb/s Wire-line Transeiver With Half Rate Period Calibration CDR Lower Power Techniques. The IEEE International Symposium on Circuits and Systems (ISCAS)2008.p.1827-1830
[11]Ge zhang,zhang feng, et al.a High Speed Floating-Point Adder Design. the 2007 IEEE International Conference on Integration Technology.p.241-244
[12]Yi Yang,zhang feng et al., A PVT Tolerant sub-mA PLL for High Speed Link", Chinese Journal of Semiconductors, 2008, 29(10):1873-1878.
[13] Baoxia Fan,Zhuo Gao ,Feng Zhang, et al ,”The implementation and design methodology of a quad-core version Godson-3 microprocessor. Circuits and Systems, 2009. MWSCAS '09. 52nd IEEE International Midwest Symposium on  2009, page(s): 1167 - 1170
承担科研项目情况:

负责国家自然科学基金“片间高速串行收发电路的低功耗技术研究”(60801045)2009.1-2011.12。
负责863课题“RRAM外围电路关键技术研究” 2011A
2011年-2013年

 

专利申请:
《一种基于静态随机存储器的快速仿真器及方法》申请专利号:200410074678.0 发明人:张锋 周玉梅等
《一种基于静态随机存储器的快速综合设计方法》申请专利号:200410074678.0 发明人:张锋 周玉梅等

 

备注:
文章下载: